Scrigroup - Documente si articole

Username / Parola inexistente      

Home Documente Upload Resurse Alte limbi doc  

CATEGORII DOCUMENTE





AccessAdobe photoshopAlgoritmiAutocadBaze de dateCC sharp
CalculatoareCorel drawDot netExcelFox proFrontpageHardware
HtmlInternetJavaLinuxMatlabMs dosPascal
PhpPower pointRetele calculatoareSqlTutorialsWebdesignWindows
WordXml


ASDN - CIRCUITE LOGICE COMBINATIONALE CU DECODIFICATOARE / MULTIPLEXOARE

hardware

+ Font mai mare | - Font mai mic







DOCUMENTE SIMILARE

Trimite pe Messenger
Microprocesorul (mP)
Charisma Enterprise - Ghid de instalare
ULTRA TRACKER - Dispozitive si mod de instalare
Sistemul de operare - Functiile sistemului de operare
PLACA VIDEO
Evolutia sistemelor de calcul - Structura von Neumann a sistemelor de calcul secventiale
Memoria Flash - Istorie - Memory Stick
Unitatea centrala de procesare - CPU
Pentru instalare cutter plotter-ului
MEMORIA CALCULATORULUI - Clasificare - Deosebiri SRAM/DRAM

ASDN * l02

CIRCUITE LOGICE COMBINATIONALE CU DECODIFICATOARE / MULTIPLEXOARE



* Metodologie de sinteza:

Realizarea aplicatiilor din aceasta categorie presupun parcurgerea secventei de lucru descrisa mai jos:

1. Analiza problemei: Se delimiteaza functiile logice de implementat;

2. Tabela de adevar: Este o etapa optionala daca este posibila determinarea directa a formei canonice disjunctive a functiilor;

3. Forma canonica disjunctiva (FCD): Se stabileste pe baza tabelei de adevar sau direct din cerintele problemei. Nu este necesara minimizarea functiei pentru ca decodificatorul furnizeaza pe iesiri mintermii, iar multiplexorul - disjunctia acestora inmultiti logic cu valorile intrarilor de date corespunzatoare;

Decodificator        4/10 (7442):                 Multiplexor  8:1  (74151):

                                           

4. Modul de implementare: daca nu este impus de disponibilul de piese, se adopta solutia optima din punctul de vedere al numarului de circuite folosite. In principiu, pentru un circuit cu multe intrari se utilizeaza multiplexorul, iar pentru unul cu mai multe iesiri se adopta solutia cu decodificatoare;

5. Expandarea: Se stabilesc dimensiunile decodificatoarelor / multiplexoarelor necesare si, daca este necesar, se expandeaza circuite disponibile;

6. Identificarea: Se determina variabilele ce se aplica pe intrarile decodificatoarelor / multiplexoarelor si, folosind functiile puse la dispozitie de iesirile acestora, se stabileste modul de obtinere al FCD a functiilor ce trebuie implementate;

7. Schema circuitului;

8. Realizarea fizica;

9. Testarea.

* Probleme  rezolvate:

1. Sa se implementeze un detector de eroare pentru codul  “ 2 din 5” folosind multiplexoare 8: 1 (74151).

Circuitul are 5 intrari si o iesire, care va indica prin “0” aparitia unei erori pe intrari (un cuvant ce nu face parte din codul “2 din 5”).

Tabela de adevar (incompleta) si FCD:

N4

N3

N2

N1

N0

Er

0

0

0

1

1

1

0

0

1

0

1

1

0

0

1

1

0

1

0

1

0

0

1

1

0

1

0

1

0

1

0

1

1

0

0

1

1

0

0

0

1

1

1

0

0

1

0

1

1

0

1

0

0

1

1

1

0

0

0

1

in   rest

0

           

Circuitul are 5 intrari si 1 iesire. Se alege solutia folosirii multiplexorului (de fapt, daca modul de implementare este impus).

Este necesar un multiplexor 16:1 (25-1 = 16 intrari), deci trebuie expandat multiplexorul 8: 1 (74151).

- expresia iesirii MUX 16 : 1

  2 multiplexoare 8 : 1  (74151)

            Y= Y1 + Y2

    

Identificandu-se Er cu Y, se obtine:

                                   

2. Sa se sintetizeze un generator de complement fata de 9 in cod NBCD.

Circuitul trebuie sa furnizeze    iesire = 9 - intrare

0 (0000) 9 (1001)

1 (0001) 8 (1000)

…

9 (1001) 0 (0000)

Circuitul are deci 4 intrari si 4 iesiri.

Tabela de adevar si FCD pentru iesiri:

N3

N2

N1




N0

C3

C2

C1

C0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

0

0

0

0

1

0

0

1

1

1

0

0

1

1

0

1

1

0

0

1

0

0

0

1

0

1

0

1

0

1

0

1

0

0

0

1

1

0

0

0

1

1

0

1

1

1

0

0

1

0

1

0

0

0

0

0

0

1

1

0

0

1

0

0

0

0

Datorita celor 4 iesiri se alege solutia implementarii cu decodificator.

Examinand tabela de adevar, se observa ca este necesar un circuit care sa furnizeze primii 10 mintermi generati de 4 variabile de intrare. Se poate deci folosi un decodificator 4/10 7442, cu urmatoarele iesiri:

                       

Pentru a obtine mintermii ce participa la FCD ale functiilor de iesire C3-0 folosind decodificatorul 7442, pe intrarile acestuia trebuie aplicat:

        

Pentru implementare trebuie deci folosite: un decodificator 7442, porti NAND.

 * Probleme propuse:

1. Sa se implementeze un circuit de anticoincidenta cu 3 intrari, la care iesirea este “1” cand cele 3 variabile de intrare nu coincid: a) cu decodificator 7442; b) cu multiplexor 74151.

2. Sa se sintetizeze un circuit care sa semnalizeze egalitatea a doua numere de cate 2 biti.

3. Sa se realizeze un circuit care semnalizeze aparitia pe intrarile sale a primilor 10 multipli ai lui 3.

4. Sa se sintetizeze un convertor de cod NBCD - “7 segmente”

5. Sa se proiecteze un circuit care sa furnizeze pe iesiri numarul de biti “1” aplicati pe cele 4 intrari ale sale: a) cu decodificator 4/16 75154; b) cu decodificatoare 4/10 7442.








Politica de confidentialitate

DISTRIBUIE DOCUMENTUL

Comentarii


Vizualizari: 1167
Importanta: rank

Comenteaza documentul:

Te rugam sa te autentifici sau sa iti faci cont pentru a putea comenta

Creaza cont nou

Termeni si conditii de utilizare | Contact
© SCRIGROUP 2019 . All rights reserved

Distribuie URL

Adauga cod HTML in site