Scrigroup - Documente si articole

Username / Parola inexistente      

Home Documente Upload Resurse Alte limbi doc  

CATEGORII DOCUMENTE





AccessAdobe photoshopAlgoritmiAutocadBaze de dateCC sharp
CalculatoareCorel drawDot netExcelFox proFrontpageHardware
HtmlInternetJavaLinuxMatlabMs dosPascal
PhpPower pointRetele calculatoareSqlTutorialsWebdesignWindows
WordXml


Microprocesorul Pentium

hardware

+ Font mai mare | - Font mai mic







DOCUMENTE SIMILARE

Trimite pe Messenger
SPECIFICATII PRIVIND UTILIZAREA SISTEMULUI DE SUPRAVEGHERE DVR MATRIX
Memoria secundara
Dispozitive de intrare
Sistemul de operare - Functiile sistemului de operare
Tipuri de memorie
Structura calculatoarelor personale
Memoria Flash - Istorie - Memory Stick
Pentru instalare cutter plotter-ului
Memoria interna
ULTRA TRACKER - Dispozitive si mod de instalare

Microprocesorul Pentium

Unitatea de virgulea mobila,  organizata sub forma unei conducte („pipe line”), executa hardware operatiile de adunare, inmultire si impartire. Pentium executa operatiile cu numere reale de doua ori mai rapid decat procesorul I80486 cu toate ca nu are viteza unui coprocesor matematic.



Coprocesorul matematic este tot un sistem „pipe line”, deosebit de puternic, legat cu procesorul printr-o magistrala de 64 de biti.

Memoria cache (nivelul 1) este de 16KB, adica de doua ori mai mare decat a procesorului I80486 si este divizata in doua module:

Ř      8 KB pentru instructiuni (“Write Back”) folosita pentru memorarea codului programului (instructiunilor) si a comenzilor; aceasta memorie se mai numeste si cache de cod  (“code cache”);

Ř      8 KB pentru date (“Write Through”) utilizata pentru memorarea datelor, numita si cache de date (“data code”).

Memoria cache secundara (nivelul 2) este instalata optional, este tot de 16KB dar formata din cip-uri SRAM („Static Random Access Memory”).

Circuitele de interfata sunt integrate in procesor si au rolul sa descompuna programul care urmeaza sa se execute in cuvinte de cod pe care le depune in memoria cache pentru instructiuni si cuvinte de date puse in memoria cache pentru date. Prin existenta celor doua module de memorie este posibil ca introducerea datelor prin intermediul interfetei magistralei sa se faca simultan cu citirile efectuate de unitatea de executie.

Aceste doua module de memorii cache difera doar prin modul de rescriere a informatiilor. Instructiunile din memoria chache pentru cod nu pot fi modificate  (resrise) direct ci doar printr-un acces suplimentar la memoria DRAM („Dinamic Random Access Memory”). In schimb datele din memoria cache pentru date pot fi modificate direct.

Magistrala de adrese are 32 de biti ceea ce inseamna ca ofera un spatiu de memorie adresabila de octeti, adica 4GB.

Magistrala de date (externa) este de 64 de biti si este posibil un transfer dublu de date fata de magistrala de adrese.

Bufferul de decodificare anticipata a instructiunilor are rolul de a testa codul pentru a sesiza din timp eventualele instructiuni de salt inainte ca acestea sa fie transferate pe magistrala. Decodificarea instructiunilor se realizeaza anticipat urmand ca dupa aceea sa fie transmise unitatii de executie.

Transmiterea are loc pe o magistrala de 256 de biti. Dimensiunea mare a magistralei face posibil aducerea secventelor de instructiuni cu o viteza mai mare chiar decat a capacitatii de procesare.

Unitatea de anticipare a salturilor este o unitate logica de predictie BTB (“Branch Target Buffer”) care accelereaza operatiile de citire a instructiunilor. Aceasta incearca sa incarce anticipat intr-un buffer instructiunea de la adresa la care se face saltul pana la executia efectiva.

Etapele de executie simultana a doua instructiuni se desfasoara pe parcursul a cinci etape:

1.      incarcarea instructiuni din memoria cache pentru cod in buffer-ul de decodificare anticipata;




2.      decodificarea unei instructiuni si calculul adresei;

3.      decodificarea urmatoareai instructiuni si calculul adresei;

4.      executarea instructiunilor;

5.      depunerea rezultatelor executiei instructiunilor in memoria pentru date.

Pe parcursul executiei acestor faze pot apare stari conflictuale pe “pipe line” ca:

Ř      blocarea pe magistrala a unei instructiuni pana la terminarea executiei instructiunii anterioare; aceasta inseamna ca executia unei instructiuni depinde de terminarea executiei a celei precedente;

Ř      executia unei instructiuni de salt la o instructiune care nu se gaseste incarcata pe magistrala ceea ce provoaca blocarea magistralei pana la incarcarea acesteia.

&  Caracteristica principala prin care se diferentiaza microprocesorul Pentium de cele I80486 anterioare este data de modificarea structurii acestuia prin aparitia a doua unitati aritmetico-logice UAL1 si UAL Diferenta fundamentala este deci data de cele doua canale de procesare “pipe line” notate U si V care sunt specializate astfel:

§         canalul U este folosit pentru procesarea instructiunilor care folosesc numere intregi si in virgula mobila;

§         canalul V este folosit pentru procesarea instructiunilor care folosesc numere intregi si a unui numar foarte mic de instructiuni speciale care folosesc numere in virgula mobila.

Datorita acestui paralelism oferit de cele doua UAL existente pe cip pot fi executate si doua instructiuni intr-un singur ciclu de ceas ceea ce face ca structura microprocesorului Pentium sa fie denumita structura superscalara.

Memoria cache este si ea mai rapida si mai eficienta datorita divizarii ei in doua module care lucreaza simultan, cand unul este scris, celalalt este citit.








Politica de confidentialitate

DISTRIBUIE DOCUMENTUL

Comentarii


Vizualizari: 376
Importanta: rank

Comenteaza documentul:

Te rugam sa te autentifici sau sa iti faci cont pentru a putea comenta

Creaza cont nou

Termeni si conditii de utilizare | Contact
© SCRIGROUP 2019 . All rights reserved

Distribuie URL

Adauga cod HTML in site