Scrigroup - Documente si articole

     

HomeDocumenteUploadResurseAlte limbi doc
BulgaraCeha slovacaCroataEnglezaEstonaFinlandezaFranceza
GermanaItalianaLetonaLituanianaMaghiaraOlandezaPoloneza
SarbaSlovenaSpaniolaSuedezaTurcaUcraineana

įstatymaiįvairiųApskaitosArchitektūraBiografijaBiologijaBotanikaChemija
EkologijaEkonomikaElektraFinansaiFizinisGeografijaIstorijaKarjeros
KompiuteriaiKultūraLiteratūraMatematikaMedicinaPolitikaPrekybaPsichologija
ReceptusSociologijaTechnikaTeisėTurizmasValdymasšvietimas

MPS su I8085 mikroprocesoriumi struktūra

kompiuteriai



+ Font mai mare | - Font mai mic



DOCUMENTE SIMILARE

MPS su I8085 mikroprocesoriumi struktūra

MPS struktūr¹ didži¹ja dalimi apibrėžia MP tipas. Vienkristalis MP I8085 yra patobulintas 8 skilčių duomenų žodžio MP, kuris programiškai (išskyrus 2 komandas) visiškai suderinamas su savo pirmtaku MP I8080, tačiau jo fizinė organizacija skiriasi. Jis apibūdinamas šiais ypatumais:



1 nominalioji + 5V maitinimo įtampa (būna ribos +3 V … +6 V

suvartojama elektrinė galia 50 mW;

maksimalus taktinis dažnis 5 MHz;

vidinis taktinio dažnio generatorius su dalikliu iš 2;

8 skilčių (1baito) multipleksuojama AD magistralė;

8 skilčių (1baito) AH magistralė;

adresuojama atmintis 64 K baitų;

nuosekliojo įvedimo ir išvedimo portas (2 išvadai);

vieno lygio pertrauktčių sistema, turinti 1 vektorinės (INTR) ir 4 radialinės (TRAP, RST 7.5, RST6.5, RST 5.5) pertraukčių signalų įvadus;

tiesioginių duomenų mainų sistema;

įšorinė būsenos kontrolė (2 išvadai);

sinchroninis ir asinchroninis (įvadas RDY) darbo režimai;

C – MOP gamybos technologija, TTL signalų lygiai;

40 išvadų (DIP) korpusas ( 44 išvadų QFJ – kvadratinis, QFP – kvadratinis su planariniu montažu, korpusai);

galimas elektrinės galios suvartojimo mažinimo režimas (HALT, HOLD režimuose, kai kuriems tipams).

Sistemos struktūr¹ parodo funkcinė schema, pateikta 33 pav.

33 pav. Sistemos su I8085 mikroprocesoriumi funkcinė schema: CP – centrinis procesorius I8085; ARG – adreso registras.

Sistema turi bendr¹jį adreso registr¹ (ARG), kuriame, strobuojant ALE signalu, įrašomas adreso jaunesnysis baitas (A7 … A0). Adreso magistralė AB suskaidyta į dvi dalis:

ALB jaunesniojo adreso baito linijos (A7 … A0), ARG išėjimai;

AHB vyresniojo adreso baito linijos (A15 … A8), CP išėjimai.

Adreso magistralė yra vienkryptė, turi iš viso 16 linijų, todėl didžiausias adresuojamų AĮ atminties lastelių skaičius yra 64K. AĮ turi tiesinź baitinź organizacij¹, kurio talpa 64K x 8. Atmintis yra Dž. fon Neimano architektūros, todėl programos komandos (CSEG) ir duomenis (DSEG) saugojami viename atminties lauke. Adresų laukas apima (0000 … FFFF)H adresus. AĮ valdomas MRDC ir MWTC strobavimo signalais, patenkančiais iš valdymo magistralės CB.

Duomenų magistralė DB turi 8 linijas (D7 D0). Ji yra dvikryptė, naudojama duomenų žodžiui perduoti.

Įvedimo ir išvedimo įrenginys naudoja įzoliuot¹ įvedimo ir išvedimo segmant¹ (IOSEG), valdom¹ dviem specialiomis komandomis (IN, OUT). Įv. – Iš. Į. adresui nurodyti gali būti naudojamos ALB arba AHB linijos, kuriose išvedamas vienodas kodas. IOSEG adresų laukas turi 256 adresus (00 FF)H. Įv. – Iš. Į. valdyti naudojami IORC, IOWC strobavimo signalai.



Politica de confidentialitate | Termeni si conditii de utilizare



DISTRIBUIE DOCUMENTUL

Comentarii


Vizualizari: 776
Importanta: rank

Comenteaza documentul:

Te rugam sa te autentifici sau sa iti faci cont pentru a putea comenta

Creaza cont nou

Termeni si conditii de utilizare | Contact
© SCRIGROUP 2024 . All rights reserved