Scrigroup - Documente si articole

Username / Parola inexistente      

Home Documente Upload Resurse Alte limbi doc  

CATEGORII DOCUMENTE





AeronauticaComunicatiiElectronica electricitateMerceologieTehnica mecanica


CIRCUITE CMOS - Tranzistorul MOS

Electronica electricitate

+ Font mai mare | - Font mai mic







DOCUMENTE SIMILARE

Trimite pe Messenger
REGIMURI DE FUNCTIONARE. NOTIUNEA DE MODELARE SI SIMULARE
Convertoare nereversibile (unidirectionale)
Notiuni generale despre masini de curent continuu. Constructia si principiul de functionare
Transformatoare si redresoare - Bobina de inductie
EXPLOATAREA ECONOMICA A TRANSFORMATOARELOR
ECHIPAMENTUL ELECTRIC AL MOTORULUI - Sursele de energie electrica
Scheme si grupe de conexiuni la transformatoare trifazate
Tranzistorul bipolar: Ecuatii de functionare
Motoare polifazate
Alegerea aparaturii audio - Microfoanele

                                             CIRCUITE CMOS



1.         Scopul lucrarii

            Se studiaza func_ionarea por_ilor fundamentale CMOS pe baza schemelor electrice. Se masoara principalii parametri statici _i se determina practic caracteristicile de transfer, de ie_ire _i de curent ale por_ilor simple CMOS.

2.         Considera_ii teoretice

2.1       Tranzistorul MOS

            Pentru un tranzistor MOS cu canal n, considerand pentru curen_i _i tensiuni polaritatea din figura 1.a, caracteristicile IDS= IDS(VGS) _i IDS = IDS(VDS) sunt cele din figura 1.b, respectiv 1.c.

Figura 1 (a) (b)

Regiunea de blocare se ob_ine pentru VGS < VPn, unde prin VPn s‑a notat tensiunea de prag. In acest caz, prin tranzistor nu circula curent (practic IDS =0). Daca VGS > VPn, prin tranzistor va circula curentul IDS > 0. Valoarea acestui curent depinde de regiunea in care lucreaza tranzistorul. Daca 0 < VDS < VGS ‑ VPn tranzistorul lucreaza in regiunea liniara, iar valoarea curentului poate fi aproximata cu rela_ia :

Figura 1 (c)

     (1)

            Daca 0 < VGS ‑ VPn < VDS, tranzistorul lucreaza in regiunea de satura_ie, caz in care curentul se poate aproxima cu rela_ia :

                                                                                               (2)

            Pentru tranzistorul MOS cu canal p sensul tensiunilor _i curen_ilor se inverseaza iar tensiunea de prag Vpp < 0. Rela_iile (1) _i (2) se pastreaza inlocuind βn cu βp _i Vpn cu Vpp.

2.2       Inversorul CMOS

            Blocul fundamental al circuitelor integrate CMOS este inversorul al carei schema este prezentata in figura 2.a. Tensiunea de intrare se aplica pe ambele grile ale tranzistoarelor iar tensiunea de ie_ire se culege de pe drena comuna ambelor tranzistoare.

                                            Figura 2 (a) (d)

            O tensiune de valoare coborata sau nula (nivel logic 0) aplicata pe terminalul comun al grilelor deschide tranzistorul MOS cu canal p _i blocheaza pe cel cu canal n, ceea ce determina ca ie_irea sa fie la nivel logic 1 (+VDD), conform regiunii I a caracteristicii de transfer din figura 2.b .

                                            Figura 2 (b) (c)

            Similar, o tensiune de valoare ridicata (+VDD), reprezentand 1 logic, aplicata pe terminalul comun al grilelor, deschide tranzistorul MOS cu canal n _i blocheaza tranzistorul MOS cu canal p, determinand o valoare coborata (nivel logic 0 = VSS) a tensiunii de ie_ire corespunzatoare regiunii V a caracteristicii de transfer (vezi figura 2.b).

Tabelul 1

Vin



Regiunea

Tp

Tn

( 0 , Vpn )

I

liniar

blocat

( Vpn , Vo - | Vpp | )

II

liniar

saturat

( Vo - | Vpp | , Vo + | Vpp | )

III

saturat

saturat

( Vo + | Vpp | , VDD - | Vpp | )

IV

saturat

liniar

( VDD - | Vpp | , VDD )

V

blocat

liniar

            Intre acest regiuni extreme, exista alte trei regiuni caracterizate prin conduc_ia ambelor tranzistoare (vezi _i tabelul 1). Corespunzator acestor regiuni _i caracteristica de curent (din figura 2.c) a fost impar_ita in cinci regiuni. Din aceasta ultima caracteristica de curent se observa ca in regiunea a III‑a, in care ambele tranzistoare lucreaza la satura_ie, curentul are o valoare mare. Din aceasta cauza, in momentul tranzi_iei tensiunii de intrare din 0 logic in 1 logic (sau invers), curentul prin inversor prezinta o varia_ie de tip impuls. Prin urmare, curentul mediu absorbit de la sursa de alimentare (_i deci puterea disipata de inversorul CMOS) creste cu frecven_a tranzi_iilor semnalului de la intrare.

            In scopul scaderii curentului prin inversor este necesar ca durata tranzi_iei tensiunii de intrare (deci durata starii de conduc_ie simultana a tranzistoarelor) sa fie cat mai mica. In regim static, in regiunile I _i V de func_ionare curentul prin inversorul CMOS este practic nul deoarece unul din cei doi tranzistori este blocat. Ca urmare, in domeniul frecven_elor joase, consumul portii CMOS este extrem de mic.

2.3       Circuite de protec_ie pentru intrari

            Impedan_a de intrare a inversorului CMOS prezentat in figura 2.a se prezinta sub forma unei rezisten_e foarte mari, de 1000 MΩ, in paralel cu o capacitate mica, de aproximativ 5pF. Capacitatea fiind foarte mica, este suficienta o sarcina mica (furnizata de surse de energie slabe, de exemplu frecarea cu aerul) pentru a ob_ine tensiuni mari, ce sunt capabile sa strapunga stratul de oxid, care rezista la cel mult 80‑100V .

            Circuitul de protec_ie pentru intrari este prezentat in figura 3. Diodele D1 lucreaza ca diode Zenner cu tensiunea directa VD = 0,7V _i tensiunea in zona Zenner VZ = 25V. Diodele D2,D3,D4 sunt intrinseci structurii integrate a circuitului _i au VD = 0,7V _i VZ 2,3 = 60V iar VZ4 = 100V . Astfel, oricare din capacita_ile parazite, reprezentate cu linii punctate in figura 3, nu se pot incarca la o valoare mai mare de 25V, indiferent de polaritatea tensiunii de intrare, valoare care nu este destructiva pentru circuit.

                                            Figura 3

2.4       Poarta SAU‑NU CMOS

            Circuitele CMOS din seria 4000 produse de Microelectronica sunt echivalente cu cele din seria 4000 B produse pe plan mondial. In aceasta varianta tehnologica, pe langa gama extinsa a tensiunii de alimentare (3‑18V), circuitele sunt prevazute cu etaje buffer pe intrari _i ie_iri _i circuite de protec_ie pentru intrari. Caracteristicile superioare de intrare, de ie_ire _i de transfer duc la o mai facila utilizare a variantei B din seria 4000, comparativ cu varianta A ini_iala.

            Schema electrica a por_ii SAU‑NU CMOS este prezentata in figura 4.a.

Figura 4 (a) (b)




5

Se observa ca varianta constructiva cu buffere inversoare pe intrari _i ie_iri duce la realizarea de fapt a circuitului prezentat in figura 4.b, in care poarta _I‑NU realizeaza func_ia SAU in logica negativa. Etajele buffer (sau tampon) asigura o separare a intrarilor _i ie_irilor circuitului de etajele lui interioare. Aceasta separare u_ureaza incarcarea nodurilor interne, deci scade capabilitatea de curent a etajelor interioare _i, implicit, aria de siliciu ocupata de acestea. In general, etajele buffer au capabilitate sporita de curent, caracteristica de transfer abrupta _i deci margine de zgomot foarte buna. Etajele buffer asigura dispozitivelor o impedan_a de ie_ire independenta de condi_iile logice de la intrari in regim static _i dinamic. La intrari, etajele buffer asigura o imunitate la zgomot sporita. Dezavantajul principal al dispozitivelor CMOS cu etaje buffer la intrari _i ie_iri este timpul de propagare mai mare comparativ cu cel al dispozitivelor CMOS fara etaje buffer.

3.         Desfa_urarea lucrarii.

            In toate montajele ce se vor realiza se va respecta urmatoarele reguli:

1)         Conectarea oricarei surse de semnal sau de tensiune pe intrarile circuitului se va face dupa conectarea tensiunii de alimentare, iar deconectarea lor se va face inaintea deconectarii sursei, astfel incat in orice moment intrarile sa se afle la un poten_ial pozitiv mai mic decit VDD;

2)         Modificarea conexiunilor se va face dupa decuplarea tuturor surselor de tensiune in ordinea stabilita la 1).

1.         Se analizeaza func_ionarea por_ii SAU‑NU cu doua intrari pe schema electrica din figura 4.a .

                                                              Figura 5 (a) (b)

2.         Se realizeaza montajul din figura 5.a (5.b) cu circuitul integrat MMC 4025 (sau unul cu o configura_ie asemanatoare a conexiunilor externe: MMC 4001, MMC 4023, MMC 4073, MMC 4075), conectand doua din cele trei intrari la nivelul logic neutru din punctul de vedere al tipului de poarta utilizata (0 logic pentru por_i SAU _i SAU‑NU, 1 logic pentru por_i _I _i _I‑NU). A treia intrare va fi folosita drept intrare de control (care determina nivelul logic al iesirii) _i se va conecta in func_ie de necesita_ile lucrarii. Rolul rezisten_elor de 270KW inseriate cu intrarile circuitelor este de a limita curentul prin circuitul de protec_ie in cazul conectarii accidentale pe intrari a unor tensiuni mai mari decit VDD sau mai mici decat VSS.

            Se conecteaza intrarea de control la VDD _i la masa, verificandu‑se tabelul de func_ionare al circuitului. Se va lucra cu VDD= 2V , 5V _i 12V.

                                                              Figura 6 (a) (b)

3.         Se realizeaza apoi montajul din figura 6.a (6.b) _i se traseaza caracteristica IL=IL(VI) pentru acelea_i trei valori ale lui VDD. Se deduc astfel valorile pragurilor Vpn _i Vpp (pentru IL = 0,5mA) crescand _i descrescand tensiunea E in intervalul (0,VDD).

                                                              Figura 7 (a) (b)

4.         Se realizeaza montajul din figura 7.a (7.b) _i se traseaza caracteristica de transfer VO=VO(VI) pentru acelea_i valori ale tensiunii de alimentare (2V, 5V _i 12V), variind sursa E intre 0V _i VDD de fiecare data. Pentru situa_ia VDD = 2V se ob_ine caracteristica din figura 8, in care lipsesc regiunile II, III, IV din figura 2.b. Pe baza acestor caracteristici se estimeaza valorile tensiunilor de prag Vpp _i Vpn _i se compara cu cele ob_inute la punctul 2.

                              Figura 8

5.         Se traseaza caracteristica de ie_ire IOL=IOL(VOL) cu montajul din figura 9.a (9.b), variind sursa E in intervalul (0, VDD) pentru VDD = 5V _i VDD =  12V.

                                                              Figura 9 (a) (b)








Politica de confidentialitate

DISTRIBUIE DOCUMENTUL

Comentarii


Vizualizari: 1050
Importanta: rank

Comenteaza documentul:

Te rugam sa te autentifici sau sa iti faci cont pentru a putea comenta

Creaza cont nou

Termeni si conditii de utilizare | Contact
© SCRIGROUP 2019 . All rights reserved

Distribuie URL

Adauga cod HTML in site