Scrigroup - Documente si articole

Username / Parola inexistente      

Home Documente Upload Resurse Alte limbi doc  


BulgaraCeha slovacaCroataEnglezaEstonaFinlandezaFranceza
GermanaItalianaLetonaLituanianaMaghiaraOlandezaPoloneza
SarbaSlovenaSpaniolaSuedezaTurcaUcraineana

AdministrationAnimauxArtComptabilitéDiversesDroitéducationélectronique
FilmsL'économieL'histoireL'informatiqueLa biologieLa géographieLa grammaireLa littérature
La médecineLa musiqueLa politiqueLa psychologieLa sociologieLe tourismeLes mathématiquesManagement
PersonnalitésPhysiqueRecettesSportTechnique

Registre de contrôle

technique

+ Font mai mare | - Font mai mic



DOCUMENTE SIMILARE

Trimite pe Messenger


Registre de contrôle

Il y a 4 registres de contrôle dans le C50 :

ST0 :identique aux C25,




ST1 :identique aux C25,

PMST : n’existe pas dans le C25,

CBCR :ce registre sert au contrôle des 2 buffers circulaires.

Les registres ST0 et ST1 ne sont pas situés en mémoire ; la modification de leurs bits s’effectue par les instructions SETC et CLRC. On peut écrire ou lire dans ST0 et ST1 en utilisant les instructions SST et LST.

L’accès aux registres PMST et CBCR s’effectue soit directement (adressage des MMR), soit en passant par leur adresse mémoire en page 0.


Overflow Mode Bit : si ce bit est mis à 1 l’accumulateur ACC est forcé en saturation haute ou basse si sa valeur dépasse 231-1 ou -232 . Mis à 1 ou à 0 par SETC ou CLC et par l’instruction LST

 

Pointeur de page en mémoire données :les 9 bits de DP sont concaténés avec les 7 bits du dma pour former une adresse sur 16 bits lors d’un adressage direct DP peut être modifié avec les instructions LST et LDP.

 

Interrupt Mode Bit : INTM = 0 ( ou 1): toutes les interruptions non masquables sont activées (ou désactivées).Mis à 0 ou à 1 par les instructions CLRC INTM ou SETC INTM. L’instruction LST n’affecte pas l’état de ce bit. Au reset INTM = 1.

 
ST0


ST1

Hold Mode Bit : permet de gérer le mode multiprocesseur. quand HM = 1 le processeur arrête son exécution lorsque la broche HOLD passe à 0. Lorsque HM = 0 le processeur continue son exécution en mémoire interne et place ses bus externes en haute impédance.



 

Product Shift Mode : Ces deux bits permettent d’effectuer des décalages à gauches lors du passage du PREG vers l’ALU.

 

X FLAG : donne l’état de la broche XF (broche à usage général). Les instructions SETC XF et CLRC XF forcent cette broche à 1 ou à 0.

 

Carry bit : bit de retenu du bit 16. Mis à 0 ou à 1 par les instructions CLRC C ou SETC C. ou par LST. Au reset C = 1.

 


ST0, ST1 et PMST sont automatiquement sauvés dans une pile à un niveau lors d’une interruption et sont récupérés lors du retour (RETE ou RETI).


PMST

Enable Extra Index Register : si ce bit est à 0, on assure la compatibilité avec le code du C2x. Au reset NDX = 0.

 

Enable Multiple TREG : Si ce bit est à 0, on assure la compatibilité avec le code C2X. Dans ce cas les registres TREG0, TREG1 et TREG2 sont confondus.

 

Block Repeat Active Flag : Ce bit indique si l’instruction RPTB est en cours. La mise à 0 de ce bit désactive la répétition en cours.

 






Politica de confidentialitate



DISTRIBUIE DOCUMENTUL

Comentarii


Vizualizari: 528
Importanta: rank

Comenteaza documentul:

Te rugam sa te autentifici sau sa iti faci cont pentru a putea comenta

Creaza cont nou

Termeni si conditii de utilizare | Contact
© SCRIGROUP 2022 . All rights reserved

Distribuie URL

Adauga cod HTML in site